Donar $20 Donar $50 Donar $100 Donar mensualmente
 


Enviar respuesta 
 
Calificación:
  • 0 votos - 0 Media
  • 1
  • 2
  • 3
  • 4
  • 5
Buscar en el tema
Ayuda Final de Arquitectura Febrero 17/02/2010
Autor Mensaje
gerrard09 Sin conexión
Militante
Finales
***

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 72
Agradecimientos dados: 11
Agradecimientos: 41 en 5 posts
Registro en: Feb 2010
Facebook
Mensaje: #1
Ayuda Final de Arquitectura Febrero 17/02/2010 Finales Arquitectura de Computadoras
1) Se ha diseñado un computador con cauce de instrucción de 5 etapas:
1- Búsqueda de la instrucción y actualización del puntero de instrucción (5 ns);
2- Decodificación – incluye la lectura de registros del CPU (4 ns);
3- Ejecución – incluye la captación del operando (6 ns);
4- Acceso a memoria para la instrucción de transferencia desde y hacia la memoria (5 ns);
5- Escritura de un registro de CPU (3 ns);
Sabiendo que:
• Las instrucciones aritméticas y lógicas no acceden a memoria ya que son del tipo “mnemónico registro, registro”;
• Las instrucciones de transferencia desde la memoria cumplen todas las etapas;
• Las instrucciones de transferencia hacia la memoria no utilizan la etapa 5;
Calcular el tiempo que tarda en ejecutarse cada una de las instrucciones indicadas a continuación instrucción
a. Aritmética
b. De salto
c. De lectura de memoria
d. De almacenamiento en memoria
e. Lógica

1. Lo que hay que ver es qué etapas usan cada instrucción. Por empezar, todas hacen la 1, 2 y 3.
Te dice que las de la ALU no acceden a memoria, así que la 4 no va. La 5 si, ya que si hiciste una suma y dio OF hay que actualizar los flags, o si en una resta te da cero hay que actualizar el ZF.
Las de salto no acceden a memoria ni escriben un registro (por ende solo 1 2 y 3)
Te aclara que las que van hacia memoria no hacen la fase 5 (solo 1 2 3 y 4)
Y por último las que van desde memoria hacen las 5 fases.
Lo único que hay que hacer es fijarte cuánto tarda cada etapa y sumar.
a. Etapas 1-2-3-5 luego, 5 ns + 4 ns + 6 ns + 3ns = 18 ns.
b. Etapas 1-2-3 luego, 5 ns + 4 ns + 6 ns = 15 ns.
c. Etapas 1-2-3-4-5 luego, 5 ns + 4 ns + 6 + 5 ns + 3 ns = 23 ns.
d. Etapas 1-2-3-4 luego, 5 ns + 4 ns + 6 + 5 ns = 20 ns.
e. Etapas 1-2-3-5 luego, 5 ns + 4 ns + 6 ns + 3ns = 18 ns.


2) Un sistema de memoria está constituido por 1024K palabras de 32 bits cada una.
a. Cuantos bits se requieren para direccionar cada dirección de memoria exprese en hexadecimal la dirección de la primera y última palabra;
b. Cuál es su capacidad expresada en bytes, megabytes y gigabytes;
c. Si la medida de la palabra fuera de 8 bits ¿Cuántas palabras la constituirían para tener la misma capacidad de almacenamiento?

a. Cuando me dicen que debo direccionar cada direccion de memoria, ¿ se refieren a cada palabra o a cada byte?
Yo lo pensé, direccionar por palabra, como va a haber 1M palabras, necesitás 20 bits para direccionar cada una ( 2^20 = 1M).
00000 FFFFF las direcciones respectivas.

Los demás subpuntos salen fácil, pero no estoy seguro del punto a, porque capáz la pregunta es para direccionar cada byte de la MP, a eso viene mi duda.
En ese caso seria 1024 K * 4 B = 4 MB entonces para direccionar necesito 22 bits ( 2^22 = 4MB).


Agradeceria la ayuda, porque para este final, el foro es lo único que nos puede salvar xP.
27-02-2010 11:30
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
guidok Sin conexión
Secretario de la SAE
Sin estado :)
******

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 451
Agradecimientos dados: 22
Agradecimientos: 87 en 23 posts
Registro en: Dec 2008
Mensaje: #2
Re: Ayuda Final Febrero 17/02/2010
Es un ejercicio medio tramposo ese punto a).Te dice para direccionar cada dirección de memoria. Y como la memoria está dividida en palabras de 32 bits c/u como ya dice el enunciado, y hay 1024K palabras, es: 2^10 * 2^10 = 2^20 => se requieren 20 bits. Y como son 1M palabras, el rango de direcciones es de 00000 a FFFFF, como ya dijiste.

Suerte!!!
27-02-2010 11:46
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
ntvgero Sin conexión
Profesor del Modulo A
Sin estado :(
*****

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 221
Agradecimientos dados: 0
Agradecimientos: 0 en 0 posts
Registro en: Mar 2009
Mensaje: #3
Re: Ayuda Final Febrero 17/02/2010
es de arquitectura este final??
27-02-2010 12:49
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
AGUSTIN27 Sin conexión
Secretario de la SAE
INGENIEROOO :)
******

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 621
Agradecimientos dados: 20
Agradecimientos: 82 en 19 posts
Registro en: Feb 2010
Mensaje: #4
Re: Ayuda Final Febrero 17/02/2010
una consulta gente
me ayudas con estos dos ejercicios?
a ver ..
1) un sistema de memoria paginada utiliza paginas de 4K y opera en un entorno donde la direccion lineal es de 32 bits.
1. cuantos y cuales bits de esta direccion se utilizan para direccionar dentro del directorio de paginas y cuantos dentro de la tabla de paginas suponiendo una jerarquia de administracion de 2 "dos" niveles.
2. de cuantas filas*columnas (M*N) es cada bloque.

problema 2)
sabiendo que la cpu genera una direccion de 32 bits que permiten acceder a la memoria principal y a la cache. considerando ademas que el campo identificador de bloque es de 5 bits y que la cache posee 2 vías de 256 lineas.
a: cual es el tamño de la memoria principal expresada en GB?
b: cual es la cantidad de direcciones fisicas diferentes expresada en potencias de 2 ?
c:cual es el tamaño de bloque de cada linea de la cache?
d: cual es el tamaño de la cache?
e: cuales son los valores del campo etiqueta y del campo linea en la direccion fisica?


desde ya muchas gracias !!
27-02-2010 15:06
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
DrBCG Sin conexión
Empleado del buffet
Sin estado :(
*

Ing. en Sistemas


Mensajes: 7
Agradecimientos dados: 0
Agradecimientos: 0 en 0 posts
Registro en: May 2008
Mensaje: #5
Re: Ayuda Final Febrero 17/02/2010
AGUSTIN27 escribió:una consulta gente
me ayudas con estos dos ejercicios?
a ver ..
1) un sistema de memoria paginada utiliza paginas de 4K y opera en un entorno donde la direccion lineal es de 32 bits.
1. cuantos y cuales bits de esta direccion se utilizan para direccionar dentro del directorio de paginas y cuantos dentro de la tabla de paginas suponiendo una jerarquia de administracion de 2 "dos" niveles.
2. de cuantas filas*columnas (M*N) es cada bloque.

problema 2)
sabiendo que la cpu genera una direccion de 32 bits que permiten acceder a la memoria principal y a la cache. considerando ademas que el campo identificador de bloque es de 5 bits y que la cache posee 2 vías de 256 lineas.
a: cual es el tamño de la memoria principal expresada en GB?
b: cual es la cantidad de direcciones fisicas diferentes expresada en potencias de 2 ?
c:cual es el tamaño de bloque de cada linea de la cache?
d: cual es el tamaño de la cache?
e: cuales son los valores del campo etiqueta y del campo linea en la direccion fisica?


desde ya muchas gracias !!

Del Problema 2 creo que es asi...:
a) 2^32=4GB
b) 2^32
c) 2^5= 32 Byte
d) 2*256*32 bytes= 16KB
e) Linea = 8 bits y Etiqueta = 32-8-5=19

Por favor, corrijanme si algun resultado esta mal.

Saludos.
01-03-2010 19:30
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
AGUSTIN27 Sin conexión
Secretario de la SAE
INGENIEROOO :)
******

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 621
Agradecimientos dados: 20
Agradecimientos: 82 en 19 posts
Registro en: Feb 2010
Mensaje: #6
Re: Ayuda Final Febrero 17/02/2010
DrBCG escribió:
AGUSTIN27 escribió:una consulta gente
me ayudas con estos dos ejercicios?
a ver ..
1) un sistema de memoria paginada utiliza paginas de 4K y opera en un entorno donde la direccion lineal es de 32 bits.
1. cuantos y cuales bits de esta direccion se utilizan para direccionar dentro del directorio de paginas y cuantos dentro de la tabla de paginas suponiendo una jerarquia de administracion de 2 "dos" niveles.
2. de cuantas filas*columnas (M*N) es cada bloque.

problema 2)
sabiendo que la cpu genera una direccion de 32 bits que permiten acceder a la memoria principal y a la cache. considerando ademas que el campo identificador de bloque es de 5 bits y que la cache posee 2 vías de 256 lineas.
a: cual es el tamño de la memoria principal expresada en GB?
b: cual es la cantidad de direcciones fisicas diferentes expresada en potencias de 2 ?
c:cual es el tamaño de bloque de cada linea de la cache?
d: cual es el tamaño de la cache?
e: cuales son los valores del campo etiqueta y del campo linea en la direccion fisica?


desde ya muchas gracias !!

Del Problema 2 creo que es asi...:
a) 2^32=4GB
b) 2^32
c) 2^5= 32 Byte
d) 2*256*32 bytes= 16KB
e) Linea = 8 bits y Etiqueta = 32-8-5=19

Por favor, corrijanme si algun resultado esta mal.

Saludos.

gracias capo por tu ayuda.. hay un par de cosas q no me quedaron bien claras igual..
el punto b y el punto c , porq haces esa cuenta? desde ya muchas gracias !!
02-03-2010 19:19
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
neworderboy Sin conexión
Empleado de Fotocopiadora
Sin estado :(
**

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 47
Agradecimientos dados: 15
Agradecimientos: 28 en 10 posts
Registro en: Jan 2010
Mensaje: #7
Re: Ayuda Final de Arquitectura Febrero 17/02/2010
Pareciera estar bien, pero en el punto d, la etiqueta no valdria 18? Digo, faltaria restar un bit para identificar a la via, o no?
02-03-2010 19:53
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
AGUSTIN27 Sin conexión
Secretario de la SAE
INGENIEROOO :)
******

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 621
Agradecimientos dados: 20
Agradecimientos: 82 en 19 posts
Registro en: Feb 2010
Mensaje: #8
Re: Ayuda Final de Arquitectura Febrero 17/02/2010
neworderboy escribió:Pareciera estar bien, pero en el punto d, la etiqueta no valdria 18? Digo, faltaria restar un bit para identificar a la via, o no?
puede que si, la verdad q ese detalle directamente no lo sabia, asiq no puedo decir ni q esta bien ni q esta mal.
la parte "a" sabes hacerla o tirarme algun centro?
gracias !
02-03-2010 20:09
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
DrBCG Sin conexión
Empleado del buffet
Sin estado :(
*

Ing. en Sistemas


Mensajes: 7
Agradecimientos dados: 0
Agradecimientos: 0 en 0 posts
Registro en: May 2008
Mensaje: #9
Re: Ayuda Final de Arquitectura Febrero 17/02/2010
neworderboy escribió:Pareciera estar bien, pero en el punto d, la etiqueta no valdria 18? Digo, faltaria restar un bit para identificar a la via, o no?

Si miras el libro, no dice nada acerca de bit de selector de via. La via la determina por el parte de "linea" dependiendo en que linea esta, va a entrar por una via o por la otra.
03-03-2010 03:14
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
DrBCG Sin conexión
Empleado del buffet
Sin estado :(
*

Ing. en Sistemas


Mensajes: 7
Agradecimientos dados: 0
Agradecimientos: 0 en 0 posts
Registro en: May 2008
Mensaje: #10
Re: Ayuda Final Febrero 17/02/2010
AGUSTIN27 escribió:
DrBCG escribió:
AGUSTIN27 escribió:una consulta gente
me ayudas con estos dos ejercicios?
a ver ..
1) un sistema de memoria paginada utiliza paginas de 4K y opera en un entorno donde la direccion lineal es de 32 bits.
1. cuantos y cuales bits de esta direccion se utilizan para direccionar dentro del directorio de paginas y cuantos dentro de la tabla de paginas suponiendo una jerarquia de administracion de 2 "dos" niveles.
2. de cuantas filas*columnas (M*N) es cada bloque.

problema 2)
sabiendo que la cpu genera una direccion de 32 bits que permiten acceder a la memoria principal y a la cache. considerando ademas que el campo identificador de bloque es de 5 bits y que la cache posee 2 vías de 256 lineas.
a: cual es el tamño de la memoria principal expresada en GB?
b: cual es la cantidad de direcciones fisicas diferentes expresada en potencias de 2 ?
c:cual es el tamaño de bloque de cada linea de la cache?
d: cual es el tamaño de la cache?
e: cuales son los valores del campo etiqueta y del campo linea en la direccion fisica?


desde ya muchas gracias !!

Del Problema 2 creo que es asi...:
a) 2^32=4GB
b) 2^32
c) 2^5= 32 Byte
d) 2*256*32 bytes= 16KB
e) Linea = 8 bits y Etiqueta = 32-8-5=19

Por favor, corrijanme si algun resultado esta mal.

Saludos.

gracias capo por tu ayuda.. hay un par de cosas q no me quedaron bien claras igual..
el punto b y el punto c , porq haces esa cuenta? desde ya muchas gracias !!

el b es asi...vos tenes 32 lineas para saber el total de direcciones fisicas que puede representar haces 2^32. Como te lo pide representado en potencia de 2, ahi esta el resultado.El c pregunta cual es el tamaño de bloque de cada linea. En el enunciado te dice que para acceder al bloque son 5 bits, elntonces el tamaño lo sacasa haciendo 2^5 y listo.
03-03-2010 03:19
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
AGUSTIN27 Sin conexión
Secretario de la SAE
INGENIEROOO :)
******

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 621
Agradecimientos dados: 20
Agradecimientos: 82 en 19 posts
Registro en: Feb 2010
Mensaje: #11
Re: Ayuda Final Febrero 17/02/2010
muchas gracias !
03-03-2010 12:17
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
Buscar en el tema
Enviar respuesta 




Usuario(s) navegando en este tema: 1 invitado(s)



    This forum uses Lukasz Tkacz MyBB addons.