05-11-2012, 02:15
PRIMER PARCIAL
1) a) Representar en punto flotante exceso 127: 117,25 y -117,25
b) Representar los números 117 y -117, si se los define como variable entera, en el menor formato posible.
2) Se desean comparar A y B, números definidos como variables enteras en formato n=8 cuya representación en memoria en hexadecimal es E9 y B4. a) realizar la operación y completar el siguiente cuadro indicando cómo quedan en binario representados en memoria los números A y B, la operación en la ALU y los flags. (C, V, S, Z)
-------------En Memoria----------en ALU
Variable A
Variable B
b) en base a los flags indicar cómo es el número A respecto al númeero B. explicar.
c) a qué números decimales representan A y B?
3) Se tiene un decodificador de 8 entradas
a) cuántas compuertas AND formarán el mismo?
b) Cuántas salidas tiene el decodificador?
c) Explique brevemente el funcionamiento del mismo y cuál es su ventaja en el uso en memorias.
4) a) Explicar y dibujar un registro de desplazamiento.
b) para qué sirven los registros? en qué parte de la computadora se encuentran?
5) responder v/f, justificar las falsas.
a) en una operación suma los operandos de distinto signo pueden producir overflow
b) las banderas aritméticas del registro de estado se actualizan cada vez que se ejecuta una instrucción aritmética
c) el circuito de refresh utilizado en las memorias RAM dinámicas sirve para mantener su temperatura en valores especificados por el fabricante (
)
d) el acceso a las memorias Ram estáticas es más lento que a las Ram dinámicas
e) la memoria rom permite lectura y escritura.
f) Underflow se produce cuando no se puede representar un número muy cercano a cero.
g) una compuerta exclusive-or permite utilizarse como una compuerta inversora o no, de acuerdo al valor que ingrese en una de sus entradas.
h) los registros auxiliares no forman parte de la porción central del computador.
SEGUNDO PARCIAL
1) Se tienee una memoria cache de correspondencia directa conteniendo 2 K líneas de 32 bytes cada una.
a) Cuál es el tamaño total de la memoria caché?
b) Cuál es la estructura y cantidad de bits por cada campo de la dirección que ingresa al controlador de la memoria caché suponiendo que la etiqueta es de 5 bits?
c) cuál es la capacidad de la memoria principal?
d) Si la misma memoria caché estuviera organizada en dos vías, cómo quedan los campos etiqueta, línea, dato?
2) Se tienen las siguientes secuencias de instrucciones almacenadas en un segmento de códigos
![[Imagen: arqui.jpg]](https://camo.utnianos.com.ar/1f4fd044323097d58dcb45d0d26345d0d284e106/687474703a2f2f696d673832312e696d616765736861636b2e75732f696d673832312f313634372f61727175692e6a7067)
La primera instrucción del programa que se va a ejecutar es la que se encuentra en la dirección 0A09 y el contenido de los registros en ese instante es el siguiente:
CX: 0100 RE:1111 DX: 1010 DI:2020 CS: 1500 DS: 1500 SS: 3000 SP: 0300
indicar cómo quedaría la pila y los registros IP, AX, BX, DX y SP en los siguientes casos:
a) Antes de ejecutarse la instrucción ubicada en la dirección 2102 (POP DX)
b) Luego de ejecutarse la instrucción POP AX de la SR 1 en la dirección 198F.
3) Con los datos del ejercicio anterior, indicar la dirección efectiva de la instrucción SUB AX, [1000] ubicada en la SR 1 y la dirección efectiva del dato u operando.
4) Qué modos de direccionamiento tienen las instrucciones del ejercicio 2 ubicadas en 0A09 y 198B?
5) Cuál es la función del comando T en el programa debug?
6) Explique dos formas posibles de llevar a cabo la actualización de la Memoria Principl por parte de la cache.
7) Una interrupción externa o por hardware que puede o no ser atendida por el microprocesador se llama .........
8) a) La fase de búsqueda de una instrucción también es conocida como fase .......
b) indicar si el tiempo de la misma depende o no de la instrucción.
9) A qué lugar apunta el IP en los siguientes casos:
a) durante la ejecución de la secuencia normal de un programa.
b) luego de la ejecución de una instrucción de salto o bifurcación condicionada.
1) a) Representar en punto flotante exceso 127: 117,25 y -117,25
b) Representar los números 117 y -117, si se los define como variable entera, en el menor formato posible.
2) Se desean comparar A y B, números definidos como variables enteras en formato n=8 cuya representación en memoria en hexadecimal es E9 y B4. a) realizar la operación y completar el siguiente cuadro indicando cómo quedan en binario representados en memoria los números A y B, la operación en la ALU y los flags. (C, V, S, Z)
-------------En Memoria----------en ALU
Variable A
Variable B
b) en base a los flags indicar cómo es el número A respecto al númeero B. explicar.
c) a qué números decimales representan A y B?
3) Se tiene un decodificador de 8 entradas
a) cuántas compuertas AND formarán el mismo?
b) Cuántas salidas tiene el decodificador?
c) Explique brevemente el funcionamiento del mismo y cuál es su ventaja en el uso en memorias.
4) a) Explicar y dibujar un registro de desplazamiento.
b) para qué sirven los registros? en qué parte de la computadora se encuentran?
5) responder v/f, justificar las falsas.
a) en una operación suma los operandos de distinto signo pueden producir overflow
b) las banderas aritméticas del registro de estado se actualizan cada vez que se ejecuta una instrucción aritmética
c) el circuito de refresh utilizado en las memorias RAM dinámicas sirve para mantener su temperatura en valores especificados por el fabricante (
) d) el acceso a las memorias Ram estáticas es más lento que a las Ram dinámicas
e) la memoria rom permite lectura y escritura.
f) Underflow se produce cuando no se puede representar un número muy cercano a cero.
g) una compuerta exclusive-or permite utilizarse como una compuerta inversora o no, de acuerdo al valor que ingrese en una de sus entradas.
h) los registros auxiliares no forman parte de la porción central del computador.
SEGUNDO PARCIAL
1) Se tienee una memoria cache de correspondencia directa conteniendo 2 K líneas de 32 bytes cada una.
a) Cuál es el tamaño total de la memoria caché?
b) Cuál es la estructura y cantidad de bits por cada campo de la dirección que ingresa al controlador de la memoria caché suponiendo que la etiqueta es de 5 bits?
c) cuál es la capacidad de la memoria principal?
d) Si la misma memoria caché estuviera organizada en dos vías, cómo quedan los campos etiqueta, línea, dato?
2) Se tienen las siguientes secuencias de instrucciones almacenadas en un segmento de códigos
La primera instrucción del programa que se va a ejecutar es la que se encuentra en la dirección 0A09 y el contenido de los registros en ese instante es el siguiente:
CX: 0100 RE:1111 DX: 1010 DI:2020 CS: 1500 DS: 1500 SS: 3000 SP: 0300
indicar cómo quedaría la pila y los registros IP, AX, BX, DX y SP en los siguientes casos:
a) Antes de ejecutarse la instrucción ubicada en la dirección 2102 (POP DX)
b) Luego de ejecutarse la instrucción POP AX de la SR 1 en la dirección 198F.
3) Con los datos del ejercicio anterior, indicar la dirección efectiva de la instrucción SUB AX, [1000] ubicada en la SR 1 y la dirección efectiva del dato u operando.
4) Qué modos de direccionamiento tienen las instrucciones del ejercicio 2 ubicadas en 0A09 y 198B?
5) Cuál es la función del comando T en el programa debug?
6) Explique dos formas posibles de llevar a cabo la actualización de la Memoria Principl por parte de la cache.
7) Una interrupción externa o por hardware que puede o no ser atendida por el microprocesador se llama .........
8) a) La fase de búsqueda de una instrucción también es conocida como fase .......
b) indicar si el tiempo de la misma depende o no de la instrucción.
9) A qué lugar apunta el IP en los siguientes casos:
a) durante la ejecución de la secuencia normal de un programa.
b) luego de la ejecución de una instrucción de salto o bifurcación condicionada.
- Off-topic:
- Sean felices
si los quieren resueltos después lo subo, pero son re fáciles igual
aparte no sólo explica bien sino que es un re buen tipo, siempre con la mejor onda, no tiene problema de explicarte todo mil veces.. el mejor profesor de este año, con Susana Estévez y Florencia Pollo.