UTNianos

Hola que tal?
Les cuento, estoy preparando el parcial de arquitectura, rindo este jueves y hay un tipo de ejercicio que a mi entender es muy sencillo pero no puedo resolver, y esta en todos los parciales que nos paso el profesor.

Sabiendo que la CPU genera una direccion de 32 bits que permiten acceder a la MP y a la cache. Considerando ademas que el campo de bloque es de B= 5 bits y que la cache posee 2 vias de 256 lineas.
a) Cual es el tamaño de la MP?
b) Cual es el tamaño de cada linea de la cache?
c) Cual es el tamaño de la cache?
d) Cuales son los valores del campo etiqueta E= X bits y del campo linea L= Y bits?

Si me ayudan me salvan la materia!!! Gracias!!

Si tenés direcciones de 32 bits, como mucho podés direccionar 2^32 direcciones. Por lo general, las maquinas direccionan a byte(8 bits). Si no me equivoco, 32 bits te permiten direccionar 4GB como maximo.

De los 32 bits, usas 5 para indicar bloque. Eso te quiere decir que tenés 2^5(=32) bloques

Campo linea: Tenés 256 lineas. Con esto sabés que necesitas 8 bits para indicar las lineas? Por que 8 bits? 2^8 es 256.

Vos ya viste combinatoria? A nivel general, una dirección de n bits permite direccionar hasta 2^n direcciones.

Suerte

Antes que nada, gracias!!!
En el primer punto estamos de acuerdo no queda duda.
En el segundo, el tamaño de cada linea de la cache seria 8 bits? O 8 bits seria la cantidad de bits necesarios para direccionar? No entiedno como sacar el tamaño de cada linea.
El tamano de la cache seria 2^(32-5)? o 2^5? Porque tengo 32 bloques, pero de que tamaño los bloques?
El ultimo punto seria 5 bits para etiqueta y 27 para campo linea?

Cita:En el segundo, el tamaño de cada linea de la cache seria 8 bits? O 8 bits seria la cantidad de bits necesarios para direccionar? No entiedno como sacar el tamaño de cada linea.

No. Si vos tenes 256 lineas, necesitas 8 bits para poder direccionarlos.

Viste circuitos combinacionales:Decoder,Coder,etc,etc?

Si eso lo dio pero muuuy por arriba la verdad el tipo medio garron fue la clase.