22-02-2015, 19:33
22-02-2015, 19:41
Gracias Jarry. Pregunta: ¿Se lo pediste a Lucio (Garbino) o te lo pasó alguien? Porque yo tengo el final de la primer fecha de diciembre 2014 y me dijo Pablo (Caldirola) que no lo vaya a subir a ninguna página de alumnos (haciendo referencia a utnianos).
El punto 1) por lo que tenía entendido se tenía que hacer en VHDL. La idea era forzarte a usar for in generate
ON: El P3B lo podes hacer con un auxiliar en vez de 2, te ahorras una signal pero te queda un poco más engorroso el process.
El punto 1) por lo que tenía entendido se tenía que hacer en VHDL. La idea era forzarte a usar for in generate
- Off-topic:
- Que desprolijo que es Lucio haciendo las resoluciones. Vos pone STD_LOGIC_VECTOR(N-1 dt 0) en el final y te ponen una bolea en el orto
ON: El P3B lo podes hacer con un auxiliar en vez de 2, te ahorras una signal pero te queda un poco más engorroso el process.
22-02-2015, 20:26
me lo pasaron así como está, sinceramente pareciera ser la resolucion de un profesor, asi que supongo que es lo que quieren que hagas.
22-02-2015, 22:52
Si, es la resolución de Lucio. Te das cuenta por la letra.
Preguntaba si te lo pasó Lucio (que suele hacerlo si le mandas un mail) por lo que respondí antes, algunos docentes son reacios a entregarlos por el hecho de que los suben al foro. Te los muestran pero no los entregan.
Preguntaba si te lo pasó Lucio (que suele hacerlo si le mandas un mail) por lo que respondí antes, algunos docentes son reacios a entregarlos por el hecho de que los suben al foro. Te los muestran pero no los entregan.