Seguimos buscando a Arshak. Ayudanos compartiendo!
Encuesta no oficial de docentes
Resultados de la encuesta no oficial de docentes
Probaste el SIGA Helper?

Donar $100 Donar $200 Donar $500 Donar mensualmente


Enviar respuesta 
 
Calificación:
  • 0 votos - 0 Media
  • 1
  • 2
  • 3
  • 4
  • 5
Buscar en el tema
[Arquitectura]Final 02/03/11
Autor Mensaje
Anirus Sin conexión
Super Moderador
Sin estado :)
*********

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 1.163
Agradecimientos dados: 81
Agradecimientos: 232 en 78 posts
Registro en: Nov 2009
Mensaje: #31
RE: [Arquitectura]Final 02/03/11
(07-03-2011 15:24)proyectomaru escribió:  Gracias Anirus por lo del ciclo =)

Tengo otra duda. Hay una vieja y querida pregunta de final, es más, la tomaron en 2da fecha, que dice "el rango del exponente en formato de doble precisión IEEE es -1023 a +1024". Ya varias veces lo vi como verdadero, pero hoy en la página 292 de Stallings encontré "el exponente está sesgado siendo el rango de exponentes de -126 a +127 en el formato simple y de -1022 a +1023 en el doble."

Alguien en la cursada vio eso o le confirmaron que realmente era verdadero? no creo lo vuelvan a tomar pero por las dudas...

Otras más que tengo dudas de las resoluciones:

1- "en una operación de suma los operandos de distinto signo pueden overflow" decía que era F
2- "si se convoca a una interrupción bios desde un programa se utiliza la instrucción INT #. Este llamado provoca que cambie el valor del registro base del segmento de código y que cambie también el valor del puntero de instrucción" dice que es V
3- "durante la búsqueda de una instrucción la detección de un fallo de página se denomina excepción y ocurre antes de la decodificación del código de operación"
De lo del IEEE no sé, no tengo está página de Stallings, si lo llego a leer en el de Quiroga te aviso.

1- Es Falsa, en la página 77 del libro de Quiroga lo dice.
Overflow de positivos: C7= 0 y C6=1;
OverFlow de negativos: C7=1 y C6=0;
"Se debe destacar que el overflow sólo puede producirse con operandos del mismo signo, ya que en el caso contrario (un positivo y un negativo), el resultado obtrenido siempre "entrara" en el formato utilizado ( en realidad, uno se resta del otro)"

2-Verdadero, está en el cap de interrupciones y excepciones. La instrucción "INT número" genera una interrupción(que se corresponde con la que tenga ese número en la tabla de interrupciones, que se encuentra en las primeras posiciones de la memoria), en la página 278 de Angulo te dice lo que se hace al atender la interrupción, se guardan los datos de lo que se está haciendo para poder retomar después y se pasa al segmento que tenga el código que hay que ejecutar para atender dicha interrupción (en la tabla de interrupciones se encuentra el selector)

3- Me parece que es verdadera, si se está por leer una instrucción, y no está la página que contiene esa instrucción en memoria, no podés decodificar la instrucción hasta que se traiga esa página a memoria y la puedas leer, así que la excepción que le avisa al SO que te falta la página tiene que ser antes.
La descripción de la excepción está en la página 275 de Angulo, se lanza cuando hay un problema traduciendo la dirección lineal a física, así que es antes de que uno pueda acceder a la página y leer la instrucción.
(07-03-2011 16:53)alan2506 escribió:  ¿¿Alguien tiene la resolución de la parte teórica del final del 01/12/10??

Acá se los dejo:

Final 01/12/10


1 Falso, es el SP (página 159 Angulo)
2 V (página 180 Angulo)
3 Falso, indica si está paginado.(página 185 Angulo)
4 V (página 157 Angulo)
5 F. "Falta aclarar, que, para sumar dos operandos, se debe tener en cuenta el alineamiento del punto, esto es, que ambos exponentes sean iguales" (página 78 del libro de Quiroga)
6. V. "El DMA requiere un módulo adicional en el bus del sistema" (página 195 Stallings)
7. En la página 195 de Stallings dice: "Esta última técnica es la más común y se denomina robo de ciclo, puesto que, en efecto, el módulo DMA roba un ciclo de bus" si ciclo de máquina es lo mismo que ciclo de bus, es verdadera, pero creo que ciclo de máquina es ciclo de instrucción.

8. 1 (página 152 de Stallings, 313 de Quiroga)
9. 4, "Para conseguir el valor de la base se multiplica por 16 el valor del registro de segmento correspondiente" (página 177 Angulo)
(Este mensaje fue modificado por última vez en: 07-03-2011 17:41 por Anirus.)
07-03-2011 17:14
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
proyectomaru Sin conexión
Secretario de la SAE
Ufa
******

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 699
Agradecimientos dados: 241
Agradecimientos: 328 en 86 posts
Registro en: Mar 2010
Mensaje: #32
RE: [Arquitectura]Final 02/03/11
Agrego a lo anterior:

Para la 5, la justificación está también en el capítulo 8 de Stallings...yo al final terminé leyendo lo de instrucciones y coma flotante ahí porque en el de angulo estaba así nomás
Para la 7, para mí es falsa xq tal como decís, dice que roba ciclo de bus...no creo que máquina se iguale con bus...de todas maneras, ante la duda pregunten!! calculo que deberían responder dudas de éste tipo

La 8, posicionarse será igual que "pasar debajo" de la lectograbadora???? cómo me molesta que pongan tan capciosas las preguntas!!

Y aprovecho para poner otra duda mía, porque me acabo de bajar un final muy muy viejo resuelto que dice "en modo real el tamaño máximo de un segmento queda determinado por la cantidad de bits del campo desplazamiento de la dirección segmentada" Dice que es verdadera...no sería falso? porque no es que el tamaño máximo es de 64kb siempre?

Por último, un ejercicio:

"En modo virtual un segmento de datos no paginado ocupa 2048 bytes y se haya residiendo en memoria principal. La dirección virtual que permite accederlo es 0004:00032785, además la dirección física obtenida para accederlo es
0B332785. EXPRESAR EN HEXADECIMAL LOS CAMPOS NUMERICOS DE SU DESCRIPTOR DE SEGMENTO INDICANDO CUAL ES SU DENOMINACIÓN E INDICAR AL MENOS DOS ATRIBUTOS DE DICHO SEGMENTO."

Una fotito no cuesta nada, ayuda a muchos y nos ahorra a todos de darle plata al CEIT. Colaboremos subiendo finales! thumbup3
(Este mensaje fue modificado por última vez en: 07-03-2011 18:30 por proyectomaru.)
07-03-2011 18:19
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
proyectomaru Sin conexión
Secretario de la SAE
Ufa
******

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 699
Agradecimientos dados: 241
Agradecimientos: 328 en 86 posts
Registro en: Mar 2010
Mensaje: #33
RE: [Arquitectura]Final 02/03/11
Agrego otro ejercicio, porque vi resuelto uno parecido para modo real, pero acá no aclara así que creo varía porque no son de 16 bits:

Teniendo en cuenta el contenido de los registros mostrados abajo se pide calcular la dirección física a la que se accedería mediante las siguientes instrucciones:

1) POP ECX
2) MOV AX,[BP]

Contenido de los registros
REGISTRO AX, BX, CX, DX, BP, SI, DI = 0000
REGISTRO SP = FFEE
REGISTRO CS, DS, ES, SS = 1344
REGISTRO IP = 0100

3) cuál es el tamaño máximo de 1 segmento si el registro que se debe considerar como desplazamiento en la dirección segmentada es el registro IP y a que lugar físico de ese segmento se está direccionando actualmente?


desde ya, muchas gracias!!!

Una fotito no cuesta nada, ayuda a muchos y nos ahorra a todos de darle plata al CEIT. Colaboremos subiendo finales! thumbup3
(Este mensaje fue modificado por última vez en: 07-03-2011 20:04 por proyectomaru.)
07-03-2011 20:03
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
Anirus Sin conexión
Super Moderador
Sin estado :)
*********

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 1.163
Agradecimientos dados: 81
Agradecimientos: 232 en 78 posts
Registro en: Nov 2009
Mensaje: #34
RE: [Arquitectura]Final 02/03/11
Sigo leyendo el de Quiroga (voy por la 208) y por ahora encontré esto de ciclos:
Página 166:
Ciclo de reloj: es el tiempo que transcurre entre dos pulsos consecutivos de reloj.
Ciclo de computadora o máquina: dice que las computadoras controladas por un sistema de reloj se denominan sincrónicas y que se proporcionan secuencias de tiempo repetitivas formadas por X cantidad de señales de tiempo, y el tiempo de una secuencia es lo que se llama ciclo de máquina y debería ser compatible con el ciclo de memoria que es igual al tiempo de acceso.

Buscando en google encontré que algunos ponen "DMA por robo de ciclo: se basa en usar uno o más ciclos de CPU por cada instrucción que se ejecuta "

Eso y la relación entre ciclo de máquina y ciclo de memoria me hacen pensar que era verdadera, porque el tiempo que la DMA controle el bus tiene que ver con el tiempo en que tarde en acceder a la memoria, "deja a la CPU inactiva todo el tiempo que dure la transferencia completa o bien el período que tarde en efectivizar una transferencia elemental para que la inactividad sólo implique un ciclo de memoria. Esta última modalidad se la conoce como "robo de ciclo" " (Quiroga, página 314)

Ojo que vi que en un final pusieron "Robo de ciclo es cuando el procesador roba un ciclo de acceso a memoria para la transferencia DMA" si uno la lee rápido y no se da cuenta que dice que el procesador es el que está robando parece verdadera.



Cita:La 8, posicionarse será igual que "pasar debajo" de la lectograbadora???? cómo me molesta que pongan tan capciosas las preguntas!!

Sí, algunas preguntas son ambiguas, para mi es la 8.1 porque latencia rotacional es el tiempo en que tarda el sector en llegar a donde está el cabeza, quizá en el final habría que preguntar si con "pasar debajo" se refieren a que la parte del disco donde está el sector llegue a la cabeza o si se refieren a cuando terminó de pasar (sería el tiempo que tarda en leerlo en ese caso)

Cita:Y aprovecho para poner otra duda mía, porque me acabo de bajar un final muy muy viejo resuelto que dice "en modo real el tamaño máximo de un segmento queda determinado por la cantidad de bits del campo desplazamiento de la dirección segmentada" Dice que es verdadera...no sería falso? porque no es que el tamaño máximo es de 64kb siempre?

Me parece correcta, porque el máximo valor que puedas obtener con los bits del desplazamiento va a ser lo máximo que te puedas desplazar y por ende el tamaño máximo que puede tener un segmento, si el tamaño máximo es de 64kb entonces el desplazamiento va a tener 16 bits que es justamente el tamaño que tienen los registros SP e IP cuyo valor se usa como desplazamiento en el modo real.

Cita:Por último, un ejercicio:

"En modo virtual un segmento de datos no paginado ocupa 2048 bytes y se haya residiendo en memoria principal. La dirección virtual que permite accederlo es 0004:00032785, además la dirección física obtenida para accederlo es
0B332785. EXPRESAR EN HEXADECIMAL LOS CAMPOS NUMERICOS DE SU DESCRIPTOR DE SEGMENTO INDICANDO CUAL ES SU DENOMINACIÓN E INDICAR AL MENOS DOS ATRIBUTOS DE DICHO SEGMENTO."

Ese lo resolvieron acá: http://www.utnianos.com.ar/foro/showthre...8#pid24998 descargalo que hay un montón de resueltos, creo que es el 8vo ejercicio.
Usó el formato de descriptor de segmento que aparece en la página 184.
No sé si el ejercicio te pide hacer todo eso, como por un lado dice "expresar en hexadecimal los campos numéricos" y después "al menos dos atributos" quizá sólo pedía que le dijeras en hexadecimal la base y el límite y después podías decirle el valor de dos atributos fáciles como por ejemplo granularidad y tipo en lugar de armar todo el descriptor, yo por las dudas me aprendí el orden en que va cada cosa.


Cita:Teniendo en cuenta el contenido de los registros mostrados abajo se pide calcular la dirección física a la que se accedería mediante las siguientes instrucciones:

1) POP ECX
2) MOV AX,[BP]

Contenido de los registros
REGISTRO AX, BX, CX, DX, BP, SI, DI = 0000
REGISTRO SP = FFEE
REGISTRO CS, DS, ES, SS = 1344
REGISTRO IP = 0100

3) cuál es el tamaño máximo de 1 segmento si el registro que se debe considerar como desplazamiento en la dirección segmentada es el registro IP y a que lugar físico de ese segmento se está direccionando actualmente?

1 y 2 yo los resolvería haciendo RSx16+desplazamiento, porque no tengo tabla de segmentos como para resolverlo en modo protegido. Además fijate que de los registros que te dan como datos, ninguno es extendido, lo único raro es la instrucción 1. De los finales y ejercicios resueltos que vi de este tipo, siempre se resolvieron en modo real.

3) IP tiene 16bits, así que el desplazamiento máximo es 2^16 que es igual al tamaño máximo que puede tener. Y el lugar físico sería CSx16+IP
(Este mensaje fue modificado por última vez en: 07-03-2011 21:00 por Anirus.)
07-03-2011 20:54
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
Anirus Sin conexión
Super Moderador
Sin estado :)
*********

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 1.163
Agradecimientos dados: 81
Agradecimientos: 232 en 78 posts
Registro en: Nov 2009
Mensaje: #35
RE: [Arquitectura]Final 02/03/11
Lo de "Mecanismo que permite acelerar la ejecución del programa mediante la estrategia de dividir el ciclo de instrucción en fases de duraciones predeterminadas." sí era segmentación, que es lo mismo que "pipelining", antes no lo entendía, pero el beneficio de dividir el ciclo en etapas es que cuando una instrucción está en la etapa 2, se puede empezar la etapa 1 de la siguiente instrucción y así, no es necesario esperar a que una instrucción termine de ejecutarse para empezar con las otras. De esta forma si está segmentado en 10 etapas hay 10 instrucciones buscandose/decodificandose/ejecutandose al mismo tiempo cada una pasando por una de las etapas, y si las etapas tienen la misma duración en el momento en que una instrucción pasa a la etapa 3 la que estaba en la 1 ya pasa a la 2 y no hay desperdicio de tiempo que supongo que es a lo que se refería Angulo con "burbujas en el cauce". Quiroga pone como ejemplo una fabrica de gaseosas en la que mientras algunas se llenan, otras ya se están tapando y etiquetando.
(Este mensaje fue modificado por última vez en: 07-03-2011 23:26 por Anirus.)
07-03-2011 23:25
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
proyectomaru Sin conexión
Secretario de la SAE
Ufa
******

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 699
Agradecimientos dados: 241
Agradecimientos: 328 en 86 posts
Registro en: Mar 2010
Mensaje: #36
RE: [Arquitectura]Final 02/03/11
Yo lo leí de stallings tmb porque angulo explica lo justo...

Otro ejercicio de un final de 2006 que tengo dudas:

Una imagen virtual está dividida en segmentos paginados. El segmento de pila ocupa 200 bytes. El primer segmento de código es de 256k, el segundo es de 512 k y el tercero es de 100k. Además hay 4 segmentos de datos de 512k . Contestar: Cuantos descriptores de segmento tiene la tabla de descriptores?. Cuántas páginas tiene cada segmento? , Cuántas tablas de páginas son necesarias y porqué?

Una fotito no cuesta nada, ayuda a muchos y nos ahorra a todos de darle plata al CEIT. Colaboremos subiendo finales! thumbup3
08-03-2011 12:32
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
Anirus Sin conexión
Super Moderador
Sin estado :)
*********

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 1.163
Agradecimientos dados: 81
Agradecimientos: 232 en 78 posts
Registro en: Nov 2009
Mensaje: #37
RE: [Arquitectura]Final 02/03/11
Creo que ese estaba también en los que te pasé. Me parece que era así:
Las páginas son de 4kb y no 4mb ya que sobraría demasiado espacio. La tabla de descriptores debería tener un descriptor por segmento, así que son 8.

Para las páginas de cada uno hay que calcular cuantas se necesitan para que entre todo un segmento, acordate que si un segmento ocupa dos páginas y media, el total que necesita son 3 páginas porque las páginas tienen tamaño fijo y no se pueden partir.

segmento pila 200b = 1 página
segmento código 256k = 256/4 =64 páginas
segmento código 512k = 512/4 = 128 páginas
segmento código 100k = 100/4 = 25 páginas
4 segmento de datos 512 kb = 4 x 128 páginas

Respecto a la tabla de páginas, me alegra que hayas puesto el ejercicio porque no me acordaba de esto y sino no lo iba a buscar. "La unidad de paginación crea para cada tarea una tabla de 1K entradas de 32 bits cada una denominada directorio de tabla de página", eso sería con paginación en dos niveles, como acá no preguntaron por directorio entonces debe ser de un nivel , por lo cuál se crearía una sola tabla de páginas para esta tarea. Además, como el directorio, cada tabla de páginas tiene 1K de entradas, y en este ejercicio solo usamos 730. Asi que aunque hubiera sido paginación en dos niveles, sólo se iba a necesitar una tabla de páginas.
08-03-2011 15:25
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
rovila Sin conexión
Empleado del buffet
sin estado :(
*

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 17
Agradecimientos dados: 46
Agradecimientos: 7 en 4 posts
Registro en: Feb 2011
Mensaje: #38
RE: [Arquitectura]Final 02/03/11
Anirus gracias! con tus respuestas nos ayudas a todos sobre todo con este último ejercicio, saludos
08-03-2011 19:19
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
r_mocca Sin conexión
Militante
Estudiando...
***

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 85
Agradecimientos dados: 1
Agradecimientos: 12 en 4 posts
Registro en: Feb 2011
Mensaje: #39
RE: [Arquitectura]Final 02/03/11
(07-03-2011 23:25)Anirus escribió:  Lo de "Mecanismo que permite acelerar la ejecución del programa mediante la estrategia de dividir el ciclo de instrucción en fases de duraciones predeterminadas." sí era segmentación, que es lo mismo que "pipelining", antes no lo entendía, pero el beneficio de dividir el ciclo en etapas es que cuando una instrucción está en la etapa 2, se puede empezar la etapa 1 de la siguiente instrucción y así, no es necesario esperar a que una instrucción termine de ejecutarse para empezar con las otras. De esta forma si está segmentado en 10 etapas hay 10 instrucciones buscandose/decodificandose/ejecutandose al mismo tiempo cada una pasando por una de las etapas, y si las etapas tienen la misma duración en el momento en que una instrucción pasa a la etapa 3 la que estaba en la 1 ya pasa a la 2 y no hay desperdicio de tiempo que supongo que es a lo que se refería Angulo con "burbujas en el cauce". Quiroga pone como ejemplo una fabrica de gaseosas en la que mientras algunas se llenan, otras ya se están tapando y etiquetando.
Entonces la respuesta a esta pregunta es "Segmentacion"?
08-03-2011 19:32
Envíale un email Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
proyectomaru Sin conexión
Secretario de la SAE
Ufa
******

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 699
Agradecimientos dados: 241
Agradecimientos: 328 en 86 posts
Registro en: Mar 2010
Mensaje: #40
RE: [Arquitectura]Final 02/03/11
(08-03-2011 15:25)Anirus escribió:  Creo que ese estaba también en los que te pasé. Me parece que era así:
Las páginas son de 4kb y no 4mb ya que sobraría demasiado espacio. La tabla de descriptores debería tener un descriptor por segmento, así que son 8.

Para las páginas de cada uno hay que calcular cuantas se necesitan para que entre todo un segmento, acordate que si un segmento ocupa dos páginas y media, el total que necesita son 3 páginas porque las páginas tienen tamaño fijo y no se pueden partir.

segmento pila 200b = 1 página
segmento código 256k = 256/4 =64 páginas
segmento código 512k = 512/4 = 128 páginas
segmento código 100k = 100/4 = 25 páginas
4 segmento de datos 512 kb = 4 x 128 páginas

Respecto a la tabla de páginas, me alegra que hayas puesto el ejercicio porque no me acordaba de esto y sino no lo iba a buscar. "La unidad de paginación crea para cada tarea una tabla de 1K entradas de 32 bits cada una denominada directorio de tabla de página", eso sería con paginación en dos niveles, como acá no preguntaron por directorio entonces debe ser de un nivel, por lo cuál se crearía una sola tabla de páginas para esta tarea. Además, como el directorio, cada tabla de páginas tiene 1K de entradas, y en este ejercicio solo usamos 730. Asi que aunque hubiera sido paginación en dos niveles, sólo se iba a necesitar una tabla de páginas.

Mil gracias!! Ayer no lo pude descargar, no sé que problema había.

A mí me generaba duda si el segmento de pila era parte o no del cálculo.

Lo de las páginas lo saqué así tmb y lo del directorio no sabía qué hacer, yo iba aclarar por las dudas que si era en 2 niveles, sería 1 directorio por tarea y que cada entrada apuntaba a una tabla de páginas de 1 kb entradas, y que si era de 1 nivel, era solo 1 tabla de páginas. O sea, en ambos casos sería 1 tabla de páginas.

Una fotito no cuesta nada, ayuda a muchos y nos ahorra a todos de darle plata al CEIT. Colaboremos subiendo finales! thumbup3
08-03-2011 20:03
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
Anirus Sin conexión
Super Moderador
Sin estado :)
*********

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 1.163
Agradecimientos dados: 81
Agradecimientos: 232 en 78 posts
Registro en: Nov 2009
Mensaje: #41
RE: [Arquitectura]Final 02/03/11
(08-03-2011 19:32)r_mocca escribió:  
(07-03-2011 23:25)Anirus escribió:  Lo de "Mecanismo que permite acelerar la ejecución del programa mediante la estrategia de dividir el ciclo de instrucción en fases de duraciones predeterminadas." sí era segmentación, que es lo mismo que "pipelining", antes no lo entendía, pero el beneficio de dividir el ciclo en etapas es que cuando una instrucción está en la etapa 2, se puede empezar la etapa 1 de la siguiente instrucción y así, no es necesario esperar a que una instrucción termine de ejecutarse para empezar con las otras. De esta forma si está segmentado en 10 etapas hay 10 instrucciones buscandose/decodificandose/ejecutandose al mismo tiempo cada una pasando por una de las etapas, y si las etapas tienen la misma duración en el momento en que una instrucción pasa a la etapa 3 la que estaba en la 1 ya pasa a la 2 y no hay desperdicio de tiempo que supongo que es a lo que se refería Angulo con "burbujas en el cauce". Quiroga pone como ejemplo una fabrica de gaseosas en la que mientras algunas se llenan, otras ya se están tapando y etiquetando.
Entonces la respuesta a esta pregunta es "Segmentacion"?


Sí, pero esa segmentación no es lo mismo que la segmentación de la memoria virtual, sino que es segmentación del ciclo de instrucción, pero tienen el mismo nombre. Si no querés que quede duda de a qué te referís, podés usar el otro nombre "pipelining", aunque con responder "segmentación" basta =)

(08-03-2011 20:03)proyectomaru escribió:  
(08-03-2011 15:25)Anirus escribió:  Creo que ese estaba también en los que te pasé. Me parece que era así:
Las páginas son de 4kb y no 4mb ya que sobraría demasiado espacio. La tabla de descriptores debería tener un descriptor por segmento, así que son 8.

Para las páginas de cada uno hay que calcular cuantas se necesitan para que entre todo un segmento, acordate que si un segmento ocupa dos páginas y media, el total que necesita son 3 páginas porque las páginas tienen tamaño fijo y no se pueden partir.

segmento pila 200b = 1 página
segmento código 256k = 256/4 =64 páginas
segmento código 512k = 512/4 = 128 páginas
segmento código 100k = 100/4 = 25 páginas
4 segmento de datos 512 kb = 4 x 128 páginas

Respecto a la tabla de páginas, me alegra que hayas puesto el ejercicio porque no me acordaba de esto y sino no lo iba a buscar. "La unidad de paginación crea para cada tarea una tabla de 1K entradas de 32 bits cada una denominada directorio de tabla de página", eso sería con paginación en dos niveles, como acá no preguntaron por directorio entonces debe ser de un nivel, por lo cuál se crearía una sola tabla de páginas para esta tarea. Además, como el directorio, cada tabla de páginas tiene 1K de entradas, y en este ejercicio solo usamos 730. Asi que aunque hubiera sido paginación en dos niveles, sólo se iba a necesitar una tabla de páginas.

Mil gracias!! Ayer no lo pude descargar, no sé que problema había.

A mí me generaba duda si el segmento de pila era parte o no del cálculo.

Lo de las páginas lo saqué así tmb y lo del directorio no sabía qué hacer, yo iba aclarar por las dudas que si era en 2 niveles, sería 1 directorio por tarea y que cada entrada apuntaba a una tabla de páginas de 1 kb entradas, y que si era de 1 nivel, era solo 1 tabla de páginas. O sea, en ambos casos sería 1 tabla de páginas.

Sí, el segmento de pila cuenta, también va en la memoria y puede haber varias pilas y que cada una la use una tarea distinta =)
Lo de la memoria que funciona con los dos flancos de la señal de sincronización (o sea, los 0 y 1 del clock) busqué en google y salió DDR SDRAM
http://www.zator.com/Hardware/H5_3_2.htm escribió:§6.2 Especificación DDR

El principio básico de DDR-SDRAM es muy simple (aunque su realización práctica sea un poco más complicada). Los nuevos módulos de memoria utilizan la misma velocidad de reloj que la SDRAM normal, pero son capaces de manejar el doble de datos porque utilizan ambos flancos del ciclo de reloj para las transferencias. Por esta razón su denominación suele contener un número que es el doble de la velocidad de bus para la que es adecuada. Por ejemplo, la DDR400 puede efectuar 400 millones de transferencias por segundo en un bus a 200 MHz, con lo que su ancho de banda equivaldría al de una SDRAM normal en un bus de 400 MHz..

El nombre significa Double data rate synchronous DRAM, lo mencionan en la página 232 del libro de Quiroga, pero no sabía que la pregunta se refería a eso.
(Este mensaje fue modificado por última vez en: 08-03-2011 20:13 por Anirus.)
08-03-2011 20:03
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
Quemeros Sin conexión
Empleado del buffet
Sin estado :(
*

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 7
Agradecimientos dados: 9
Agradecimientos: 0 en 0 posts
Registro en: Feb 2010
Mensaje: #42
RE: [Arquitectura]Final 02/03/11
Si r_mocca... se sobreentiende:
"Lo de "Mecanismo que permite acelerar la ejecución del programa mediante la estrategia de dividir el ciclo de instrucción en fases de duraciones predeterminadas." sí era segmentación"
08-03-2011 20:25
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
proyectomaru Sin conexión
Secretario de la SAE
Ufa
******

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 699
Agradecimientos dados: 241
Agradecimientos: 328 en 86 posts
Registro en: Mar 2010
Mensaje: #43
RE: [Arquitectura]Final 02/03/11
(08-03-2011 20:03)Anirus escribió:  Lo de la memoria que funciona con los dos flancos de la señal de sincronización (o sea, los 0 y 1 del clock) busqué en google y salió DDR SDRAM
http://www.zator.com/Hardware/H5_3_2.htm escribió:§6.2 Especificación DDR

El principio básico de DDR-SDRAM es muy simple (aunque su realización práctica sea un poco más complicada). Los nuevos módulos de memoria utilizan la misma velocidad de reloj que la SDRAM normal, pero son capaces de manejar el doble de datos porque utilizan ambos flancos del ciclo de reloj para las transferencias. Por esta razón su denominación suele contener un número que es el doble de la velocidad de bus para la que es adecuada. Por ejemplo, la DDR400 puede efectuar 400 millones de transferencias por segundo en un bus a 200 MHz, con lo que su ancho de banda equivaldría al de una SDRAM normal en un bus de 400 MHz..

El nombre significa Double data rate synchronous DRAM, lo mencionan en la página 232 del libro de Quiroga, pero no sabía que la pregunta se refería a eso.

thumbup3 busqué por todos lados esa respuesta! ese final tenía un par de difíciles...ojalá mañana no reste así podemos arriesgar un poco más

Tenés que aprobar mañana, al menos un mérito por todos a los que nos diste una mano en el foro!

Una fotito no cuesta nada, ayuda a muchos y nos ahorra a todos de darle plata al CEIT. Colaboremos subiendo finales! thumbup3
08-03-2011 20:54
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
proyectomaru Sin conexión
Secretario de la SAE
Ufa
******

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 699
Agradecimientos dados: 241
Agradecimientos: 328 en 86 posts
Registro en: Mar 2010
Mensaje: #44
RE: [Arquitectura]Final 02/03/11
(07-03-2011 17:14)Anirus escribió:  
(07-03-2011 16:53)alan2506 escribió:  ¿¿Alguien tiene la resolución de la parte teórica del final del 01/12/10??

Acá se los dejo:

Final 01/12/10

1 Falso, es el SP (página 159 Angulo)

Leyendo esa página no me quedaba tan claro, y ahora veo ésto del libro de Quiroga:

"Es aconsejable copiar el SP al BP y luego para direccionar usar el BP más un desplazamiento. De ésta manera el SP seguirá apuntando a la última palabra utilizada del segmento de pila sin modificar su criterio LIFO"

Una fotito no cuesta nada, ayuda a muchos y nos ahorra a todos de darle plata al CEIT. Colaboremos subiendo finales! thumbup3
(Este mensaje fue modificado por última vez en: 08-03-2011 22:28 por proyectomaru.)
08-03-2011 22:27
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
Anirus Sin conexión
Super Moderador
Sin estado :)
*********

Ing. en Sistemas
Facultad Regional Buenos Aires

Mensajes: 1.163
Agradecimientos dados: 81
Agradecimientos: 232 en 78 posts
Registro en: Nov 2009
Mensaje: #45
RE: [Arquitectura]Final 02/03/11
(08-03-2011 22:27)proyectomaru escribió:  
(07-03-2011 17:14)Anirus escribió:  
(07-03-2011 16:53)alan2506 escribió:  ¿¿Alguien tiene la resolución de la parte teórica del final del 01/12/10??

Acá se los dejo:

Final 01/12/10

1 Falso, es el SP (página 159 Angulo)

Leyendo esa página no me quedaba tan claro, y ahora veo ésto del libro de Quiroga:

"Es aconsejable copiar el SP al BP y luego para direccionar usar el BP más un desplazamiento. De ésta manera el SP seguirá apuntando a la última palabra utilizada del segmento de pila sin modificar su criterio LIFO"
También tenía la duda, hasta que leí esto: "Es aconsejable utilizar el BP(puntero base) para acceder a datos en la pila. Por ejemplo si se quiere armar una pila de datos en memoria, es aconsejable copiar el SP al BP y luego para direccionar la pila usar el BP más un desplazamiento para acceder a cualquier palabra de la pila. De esta manera, el SP siempre estará apuntando a la última palabra utilizada del segmento de pila, sin modificar su criterio LIFO" (página 268 del libro de Quiroga)

Es decir, el BP se usa para acceder a la pila, pero no con PUSH y POP, sino que si por ejemplo necesitas usar un elemento que está en el medio de la pila sin sacar otros, usas BP. Por ejemplo hacés :
MOV BP,SP;
ADD AX,[BP+1];

De esa forma pudiste sumarle a AX un dato que estaba en la pila (en este caso el anteúltimo que estaba en la pila si considerás que SP apuntaba al último que se puso como creo pone Angulo, pero para Quiroga SP apunta al próximo espacio vacío de la pila que se puede llenar) y que no era el último que metiste, es decir BP lo usás para entrar a la pila como si fuera cualquier parte de la memoria. Con SP podrías hacerlo también, pero no se hace porque no queda "lindo" ya que no estás manteniendo el criterio LIFO. En vez de BP también podrías usar otro registro (o eso me parece) lo que pasa es que hay como una especie de reglas como la de usar BX o BP como base, CX como contador, etc. Después SI y DI se usan como índice pero se justifica ya que se autoincrementan/decrementan porque están hechos para eso.
(Este mensaje fue modificado por última vez en: 08-03-2011 23:22 por Anirus.)
08-03-2011 23:15
Encuentra todos sus mensajes Agregar agradecimiento Cita este mensaje en tu respuesta
Buscar en el tema
Enviar respuesta 




Usuario(s) navegando en este tema: 1 invitado(s)